Українські рефератиучбові матеріали на українській мові

RefBaza.com.ua пропонує студентам та абітурієнтам найбільшу базу з рефератів! Також ви можете ділитися своїми рефератами для поповнення бази.

Автоматизація проектування цифрових СБИС з урахуванням матриць Вайнбергера

Реферат: Автоматизація проектування цифрових СБИС з урахуванням матриць Вайнбергера

МАТРИЧНЫЕ МИКРОПРОЦЕССОРЫ

Матричные мікропроцесори можна розгледіти обабіч: лише на рівні транзисторних матриць і матриць процесорів.

Використання матриць під час проектування процесорів то, можливо двостороннім: матриці транзисторів для проектування мікропроцесорів і матриці мікропроцесорів для проектуванні процессорных систем.

Використання матриць при побудові процессорных систем не обмежується з'єднанням процесорів по конвеєрному принципу. Таку архітектуру можна використовувати ще й під час проектування ІВ з допомогою транзисторних матриць, виконаних по МОП-технологии. Розглянемо обидва варіанти застосування матриць.

ТРАНЗИСТОРНЫЕ МАТРИЦІ

Скорочення термінів проектування мікропроцесорів і підвищення надійності проектів вимагають застосування відповідних систем автоматизації проектування. Однією з найбільш перспективних напрямів нині вважається підхід до наскрізний автоматизації проектування, званої кремнієвої компіляцією, дозволяє вихідне завдання проектування - функціональне опис, представлене мовою високого рівня, перетворити на топологічні креслення. Кремниевые компілятори використовують як базових регулярні матричні структури, добре пристосовані до технології СБИС. Велике торгівлі поширення набули программируемые логічні матриці (ПЛМ) та його різні модифікації. Вони на матричну реалізацію двухуровневых (І, АБО) логічних структур, і навіть для оптимізації їх параметрів (площі, швидкодії) відомі різні методи. Реалізація багаторівневих логічних структур СБИС часто спирається на матричну топологію: у разі компілятори генерують топологію з її матричному опису.

Транзисторные матриці

Особливим стилем реалізації топології в замовних КМОП СБИС є транзисторні матриці. У лэйауте (анг. layout - детальне геометричне опис всіх прошарків кристала) транзисторних матриць все p-транзисторы вміщено у верхньої половині матриці, проте n-транзисторы - у нижній. Транзисторные матриці мають регулярну структуру, що становлять взаимопересекающиеся стовпчики і рядки. У шпальтах матриці рівномірно розташовані смуги поликремния, що утворюють взаємозалежні затвори транзисторів. В інших полюсах транзистори з'єднуються друг з одним сегментами металевих ліній, розміщені в рядках матриці. Іноді, щоб з'єднати стік і джерело транзисторів, що у різних рядках, вводять короткі вертикальні диффузионные зв'язку. Надалі ТМ буде представлятися абстрактним лэйаутом.

Абстрактный лэйаут - схематичний малюнок майбутнього кристала, де прямокутники позначають транзистори, вертикальні лінії - поликремниевые стовпчики, горизонтальні - лінії металу, штрихові - диффузионные зв'язку, точки - місця контактів, стрілки - місця підключення транзисторів до лініях Gnd і Vdd. При перехід до послойной топології стрілки мають бути замінені смужками в диффузионном шарі, яким здійснюються сполуки між рядками ТМ.

На рис. 1.а представлена транзисторная схема, але в рис. 1.б - транзисторная матриця, реалізує цю схему.

Символічне уявлення топології транзисторних матриць.

Однією із завершальних стадій отримання топології транзисторних матриць є перехід від символічного лэйаута до топологическому опису схеми лише на рівні верств. Символічні лэйауты конструюються шляхом розміщення символів не решітці, яка служить до створення топології заданої схеми. Кожен символ представляє геометрію, яка може охоплювати будь-яке число масочных рівнів. Схемотехника транзисторних матриць дозволяє вживати мало різних символів, необхідних описи лэйаута:

N - n-канальный транзистор;

P - p-канальный транзистор;

+ - надпересечение - метал над дифузією; метал над поликремнием; пересічні вертикальний і горизонтальний метали;

- контакт (до поликремнию або дифузії);

! - p-диффузия;

- n-диффузия, або полікремній;

: - метал у вертикальному напрямі;

- метал у горизонтальному напрямі.

Кожен символ транзистора відповідає транзисторові мінімальної відстані. Проте ширина каналу може збільшуватися багаторазовим повторенням символу. Лише одна символ «+» потрібно здобуття права позначити те що всіх трьох рівнів взаємозв'язків: саме, метал над дифузією, метал над поликремнием і пересекающийся вертикальний і горизонтальний метали. Символ контакту «» використовується у тому, щоб визначити контакт металу до поликремнию чи дифузії. Символ «» використовується до подання або поликремниевых, або n-диффузионных провідників. Символ для дифузії p-типа «!» потрібно відмінності його від дифузії n-типа, яка може існувати у тому стовпці. Символи для металу «:» або «-» позначають вертикальні чи горизонтальні лінії металу відповідно. На рис. 1.в. дано символьне уявлення лэйаута транзисторної матриці, але в рис. 1.г. - заключний лэйаут.

Якщо логічна схема побудовано базі елементів, котрим немає транзисторних описів в бібліотеках, виникає складне завдання отримання необхідних уявлень схеми, особливо, коли є додаткових вимог до параметрами - площі, швидкодії тощо. Завдання переходу від логічного описи комбінаційної логіки щодо одного базисі до опису й інші базисі нині вирішується в кількох напрямах.

1. Глобальна оптимізація. Спочатку здійснюється перехід до системи дизъюнктивных нормальних форм (ДНФ), що зазвичай мінімізується, та був представляється як багаторівневої логічного мережі, реалізованої необхідному базисі. Основна оптимізація ведеться при побудові багаторівневої мережі - зазвичай мережу базисі І, АБО, НЕ, а основним критерієм складності є критерій числа литералов (літер) в символічному (алгебраическом) поданні булевых функцій. Методи оптимізації спираються або на функціональну декомпозицію, або на факторизацию (пошук загальних подвыражений) в алгебраїчних скобочных уявленнях функцій, реалізованих схемою. Заключний етап - реалізацію в необхідному базисі прийнято називати технологічним відображенням. На цьому етапі можна оцінити максимальну затримку схеми - затримку вздовж критичного шляху. Передбачається, що у вузлах схеми встановлено базисні елементи.

2. Локальна оптимізація. Заміна одних базисних логічних операторів іншими здійснюється шляхом аналізу локальної області схеми. Пошук фрагментів і правил їх заміни іншими може здійснюватися з допомогою експертної системи. Приміром, влаштована система LSS.

Докладно огляд багатьох методів оптимізації багаторівневих логічних схем приведено у [0].

МАТРИЧНЫЕ ПРОЦЕССОРЫ

Матричные процесори найкраще орієнтовані реалізацію алгоритмів обробки упорядкованих (мають регулярну структуру) масивів вхідних даних. Вони з'явилися торік у середині 1970-х років у вигляді пристроїв з фіксованою програмою, які можуть залучити до універсальним ЕОМ; але на даний момент у тому програмування досягнуто високий рівень гнучкості. Найчастіше матричні процесори використовують як допоміжних процесорів, підключених до головною універсальної ЕОМ. У багатьох матричних процесорів здійснюється обробка 32-х розрядних чисел з плаваючою коми зі швидкістю від 5000000 до 50000000 флопс. Зазвичай вони обладнані быстродействующими портами даних, що дозволяє для про введення даних до втручання державних головного процесора. Діапазон варіантів побудови матричних процесорів лежить від одноплатных блоків, які вставляються в існуючі ЕОМ, до пристроїв, конструктивно оформлених у кількох стійкий, котрі за суті є конвеєрні суперЕОМ.


Схожі реферати

Статистика

[1] 2 3